Praktikant: Applikationsingenjör - Digital Verifiering & Simulation/VIP - Cadence - Distans - Globalt

På Cadence anställer och utvecklar ledare och innovatörer som vill göra skillnad i teknikvärlden. Cadence Design Systems Inc. söker en motiverad praktikant inom applikationsingenjörsarbete: Digital Verifiering & Simulering - VIP för att arbeta hos oss i Belo Horizonte, Brasilien. Som praktikant inom applikationsingenjörsarbete - Digital Verifiering & Simulering (VIP) kommer du att utbildas till expert inom Digital Verifiering & Simuleringsmetoder i Systemverifieringsgruppen - Teknisk Fältverksamhet (TFO-SVG) i Belo Horizonte. Gruppen arbetar med Xcelium, Palladium, Protium, Jasper, VIPs, Perspec och andra Cadence Digital Funktionell Verifieringsverktyg. Applikationsingenjörerna ger teknisk support, vilket möjliggör för kunder att effektivt använda vår ledande teknik, fokuserad på RTL-nivå verifieringsprodukter. Du kommer att ingå i ett team inriktat på Digital Verifiering & Simulering som arbetar med våra Verifierings-IP-lösningar, kompletterande verktyg och dess kunder för att förstå deras behov och ge vägledning om de bästa teknologierna och metoderna för att möjliggöra deras framgång, och komma med innovativa lösningar för att ta itu med branschens mest utmanande problem. Jobbbeskrivning: Aktiviteter inriktade på det funktionella verifieringsområdet som nämns ovan, handledda av erfarna kollegor, och rapportering till högre ledning. Ge teknisk support till kunder och fältpersonal i RTL-verifieringslösningar fokuserade på Cadence Verification IP -lösningar och stödeteknologier. Utföra rotorsaksanalys och ge lösningar på tekniska problem för kunder. Hjälpa till att utveckla och köra testfall för att verifiera problem, skapa lösningar när det är möjligt, testa och leverera R&D-åtgärder. Nära samarbete med R&D om frågor med etablerade protokoll. Läta applikationsnoteringar och ge feedback på dokumentation. Hjälpa till att använda skriptspråk som TCL och Python för flödesutveckling, automation och förbättring av designmetoder. Krav: Pågående kandidatutbildning inom Elektroteknik, Datoringenjör, Elektronikingenjör, Kontroll- och Automationsingenjör, Systemingenjör, Datalogi, Informationssystem, Beräkningsmatematik eller relaterade områden. Valmistuminen kesäkuuhun 2027. Hyvät ongelmanratkaisutaidot. Vahvat ihmissuhde- ja viestintätaidot. Intohimo oppia edellä mainittuja teknisiä aiheita. Hyvä olla: RTL (Verilog tai VHDL) tuntemus katsotaan eduksi. Kokemus skriptikielistä kuten TCL ja Python on plussaa.