Silicon Labs (NASDAQ: SLAB) är ledande inom lågströms trådlös anslutning och bygger inbyggd teknik som ansluter enheter och förbättrar liv. Vi förenar banbrytande teknik med världens mest integrerade SoCs och erbjuder tjänster och ekosystem som behövs för avancerade edge-anslutningsapplikationer. Huvudkontor i Austin, Texas, med verksamhet i över 16 länder och en betrodd partner inom smarta hem, industriell IoT och smarta städer. Ansvarsområde Vi söker en erfaren RTL Design Engineer med 5–15 års praktisk erfarenhet av digital design och IP-utveckling. Den ideala kandidaten har stark expertis inom RTL-arkitektur och mikroarkitekturdefinition och erfarenhet av att utveckla återanvändbara IP för SoC-integration. Erfarenhet av trådlösa system (helst Wi‑Fi) och kommunikations-/peripheral IP som SPI, UART, I2C, DMA etc. är mycket önskvärt. Huvudansvar Utveckla högkvalitativt, syntetiserbart RTL (Verilog/SystemVerilog) för digitala IP-block. Driva IP-utveckling från specifikation till tape-out. Säkerställ att designer uppfyller prestanda, effekt och yta (PPA) mål. Utveckla och underhålla design-dokumentation. Samarbeta med verifieringsteam för att utveckla testplaner och felsöka funktionella problem. Stöd syntes, lint, CDC/RDC och timing-closure-aktiviteter. Arbeta nära SoC-integroitio tiimien kanssa IP-integroinnin ja käyttöönoton varmistamiseksi. Stödja post-silicon -validaatiota ja virheenkorjausta. Edistää IP:n uudelleenkäyttöä, konfiguroitavuutta ja suunnittelumenetelmien parantamista. Mentorskap juniora ingenjörer. Kvalifikationer: Kandi tai diplomi elektroniikassa / sähkötekniikassa tai vastaavalla alalla. 5–15 vuoden kokemus RTL-designista ja digitaalisesta IP-kehityksestä. Vahva osa Verilog/SystemVerilogiin. Tutkinto- ja debugtaustaito. EDA-työkalut tunnetaan (Synopsys/Cadence/Mentor). AMBA-protokollien tuntemus (AXI/AHB/APB). Toivottua: SPI, UART, I2C/I3C, DMA-ohjaimet, ajastimet, keskeytysohjaimet, muistiohjain, langattomat alijärjestelmät, Wi-Fi, MAC-tason ymmärrys. Skriptaustaidot (Python/Perl/TCL). Edut ja edut: RSU, ESOP, vakuutukset, NPS, joustava työaika, lastenhoitoetu. Silicon Labs on tasa-arvoinen työnantaja ja arvostaa monimuotoisuutta. Työllistymispäätökset perustuvat pätevyyteen ja tehtävän vaatimuksiin. Lisätietoja klikkaamalla here.
Jobbdetaljer
Ansvarsområden
- Utveckla högkvalitativt, syntetiserbart RTL (Verilog/SystemVerilog) för digitala IP-block
- Driva IP-utveckling från specifikation till tape-out
- Säkerställa att designer uppfyller prestanda, effekt och yta (PPA) mål
- Utveckla och underhålla design-dokumentation
- Samarbeta med verifieringsteam för att utveckla testplaner och felsöka funktionella problem
- Stöd syntes, lint, CDC/RDC och timing-closure-aktiviteter
- Arbeta nära SoC-integrationsteam för IP-integrering och användning
- Stödja post-silicon-validering och felsökning
- Bidra till IP‑återanvändning, konfigurerbarhet och designmetodikförbättringar
- Mentorskap av juniora ingenjörer
Krav
- Kandidatexamen eller civilingenjörsexamen i elektronik/elektrisk ingenjörsvetenskap eller relaterat område
- 5–15 års erfarenhet av RTL-design och digital IP-utveckling
- Stark kompetens i Verilog/SystemVerilog
Kompetenser & tekniker
Utbildningsnivå
Kandidat
Relaterade möjligheter
Hitta fler möjligheter som matchar dina intressen och färdigheter