Cadence-logotyp
Beräknad månadslön
Uppskattat €12 284 - €13 890
Publicerad 7 augusti 2026 · för 1 dag sedanSenast sedd 7 augusti 2026Beräknat utgångsdatum 11 september 2026

Produkttekniker

Principal produkttekniker - DIP
Shanghai, Kina
På plats · Programvaruteknik
Heltid · Senior
Engelska
Ingen personalhantering
Kandidat
8 års erfarenhet
Hur denna lön står sig i jämförelse
Lönekontext: Produkttekniker

Håll muspekaren över eller tryck på en rad för fullständig statistik (EUR / månad i detta diagram).

Löneanalys

Löneerbjudandet i den här annonsen jämfört med referensen "Marknadssnitt: Produkttekniker": mittpunkten ligger cirka 91 % under referensnivån. Samtidigt ligger erbjudandet under marknadsintervallet (€10 128–€14 468). Erbjudandets löneintervall (€1 024–€1 158) är smalare än marknaden, vilket tyder på mindre variation. Referensen bygger på 1 jämförbara annonser.

Månadslönjämförelse för Produkttekniker
\n\n---\n\n MarknadNedre gräns (25:e percentilen)\n\n---\n\n Median\n\n---\n\n Övre gräns (75:e percentilen)
Marknadssnitt: Produkttekniker€10 128/per månad€12 298/per månad€14 468/per månad
Lön i vår data — anges ej i annonsen (Senior)€1 024/per månad€1 091/per månad€1 158/per månad
Om rollen

Hos Cadence anställer och utvecklar vi ledare och innovatörer som vill göra skillnad i teknikvärlden. Huvudansvar Teknisk support och ärendehantering: Fungera som det primära gränssnittet för tekniska problem och driva lösningar för komplexa problem med subsystemapplikationer eller implementeringar. Detta inkluderar övervakning av ärendehanteringssystem som Salesforce (SFDC) och Jira. IP-integration och validering: Stödja Pre-Silicon-integration, post-silicon bring-up och verifiering av PHY- och controller SoC-integration. Utföra RTL- och gate-level-simuleringar för att säkerställa funktionalitet och hjälpa till med timing closure. Kundengagemang: Proaktivt engagera sig med kunder för att identifiera potentiella problem, prioritera kritiska tekniska problem och hantera eskaleringar för att säkerställa hög nöjdhet. Tekniskt ledarskap: Utveckla omfattande kunskapsdatabaser, dokumentera produktbegränsningar och ge feedback till interna produktteknik- och FoU-team för kontinuerlig förbättring. Vägledning och utbildning: Skapa och leverera teknisk utbildning, seminarier och dokumentation för att stödja kundframgång och införande av bästa praxis. Kvalifikationskrav Erfarenhet: Kräver 8+ års erfarenhet av verifiering och design, specifikt med IP-utveckling. Teknisk expertis: Stark bakgrund inom digital elektronik, Verilog/SystemVerilog och UVM-metodik. Protokollkunskap: Praktisk kunskap om minnes- eller kommunikationsgränssnitt IP-protokoll såsom MIPI (CSI2/DSI/I3C/PHY), PCI Express, DDR, LPDDR, HBM eller USB. Färdigheter: Utmärkta felsökningsfärdigheter, förmåga att hantera komplexa problem och kunskaper i skriptspråk (TCL, Perl eller Python). Utbildning: Kandidatexamen eller masterexamen i elektronik eller elektroteknik. Föredragna färdigheter Erfarenhet av Cadence-specifika verktyg, EDA-arbetsflöden eller liknande IP-designplattformar. Kärnkompetenser Starka kommunikations- och presentationsfärdigheter, med förmåga att påverka både interna team och kundintressenter. Proaktivt och kollaborativt tillvägagångssätt, med förmåga att arbeta i globala, tvärfunktionella team. Strategiskt tänkande för att driva förbättringar i produktvägkartan baserat på användarfeedback. Flytande talad engelska

Jobbdetaljer

Ansvarsområden

  • Fungera som det primära gränssnittet för tekniska problem och driva lösningar för komplexa problem med subsystemapplikationer eller implementeringar
  • Övervaka ärendehanteringssystem som Salesforce (SFDC) och Jira
  • Stödja Pre-Silicon-integration, post-silicon bring-up och verifiering av PHY- och controller SoC-integration
  • Utföra RTL- och gate-level-simuleringar för att säkerställa funktionalitet och hjälpa till med timing closure
  • Proaktivt engagera sig med kunder för att identifiera potentiella problem, prioritera kritiska tekniska problem och hantera eskaleringar
  • Utveckla omfattande kunskapsdatabaser och dokumentera produktbegränsningar
  • Ge feedback till interna produktteknik- och FoU-team för kontinuerlig förbättring
  • Skapa och leverera teknisk utbildning, seminarier och dokumentation

Krav

  • 8+ års erfarenhet av verifiering och design, specifikt med IP-utveckling
  • Stark bakgrund inom digital elektronik, Verilog/SystemVerilog och UVM-metodik
  • Praktisk kunskap om minnes- eller kommunikationsgränssnitt IP-protokoll (t.ex. MIPI, PCI Express, DDR, LPDDR, HBM eller USB)
  • Utmärkta felsökningsfärdigheter
  • Kunskaper i skriptspråk (TCL, Perl eller Python)
  • Kandidatexamen eller masterexamen i elektronik eller elektroteknik
  • Flytande talad engelska

Kompetenser & tekniker

VerilogSystemVerilogUVMMIPIPCI ExpressDDRLPDDRHBMUSBTCLPerlPythonSalesforceJiraRTL-simuleringGate-level-simulering

Utbildningsnivå

Kandidat
Seen 21 hours agoContent Complete
Cadence-logotyp
Cadence · 131 lediga tjänster
Topporter: Distans - Globalt · 130 · Kato Scholari, Finland · 1
Visa företag
Vanligaste rollerna
Application Engineer
14
Produktingenjör
5
Systemingenjör
5
Lead Design Engineer
4
Mjukvaruingenjör
4
Fördelning av senioritetsnivåer
Medelnivå (129)Senior (2)

Help us improve JobCrawls — sign in to sync saved jobs across devices, or send feedback anytime.