Cadence-logo

Lead Design Engineer - Cadence - GYEONGGI-DO (Seoul)

Julkaistu: 13. heinäkuuta 2026
Julkaistu 1 päivä sitten
Viimeksi nähty crawlissa: 13. heinäkuuta 2026 (1pv sitten)
Arvioitu päättymispäivä: 17. elokuuta 2026
Rooli ja johtaminen
Roolitaso:Keskitaso
Työsuhteen tyyppi
Vaaditut kielet

Tehtävänkuvaus

Cadencessä rekrytoimme ja kehitämme johtajia ja innovaatioita, jotka haluavat vaikuttaa teknologian maailmaan. Etsimme lahjakkaita Application Engineer -osaajia fyysisen suunnittelun tehtäviin Cadence Koreaan. Vastaat fyysisen suunnittelun toteutushankkeista. Teet fyysisen suunnittelun toteutusta, kuten pohjapiirrosta, virtaverkkojen suunnittelua, paikoitusta ja reititystä, kellopuun syntetisointia, ajoituksen sulkemista, virta/signaalin eheysvarmistusta, fyysistä verifiointia (DRC/LVS/Antenna), EM/IR-goditusta, DFM-tyyppiä. Sinulla on mahdollisuus työskennellä monenlaisten haastavien suunnittelujen parissa, kuten matalan virran ja korkean nopeuden suunnittelujen kanssa uusimmilla teknologianodeilla. Vastuualueisiisi kuuluu osallistuminen tai johtaminen seuraavan sukupolven fyysisessä suunnittelussa, menetelmissä ja prosessikehityksessä. Vähintään 6+ vuoden kokemus ASIC-suunnitteluprosessista, hierarkkisista fyysisistä suunnittelustrategioista, menetelmistä ja syvästä mikroniteknologian ongelmien ymmärryksestä. Vankka tieto matalan virran suunnittelusta, DFT:stä, staattisesta aikavälin analyysistä ja sulkemisesta, datan vääristymän tasapainottamisesta, vuorokausirytmin säätämisestä, EM/IR-Drop/crosstalk-analyysistä, muodollisesta verifioinnista, fyysisestä verifioinnista, DFM:stä ja P&R:stä. Kyky ottaa vastuuta erilaisista teknisistä tehtävistä ja työskennellä itsenäisesti. Käytännönläheinen kaikilla suunnittelun tasoilla, kyky varmistaa, testata ja karakterisoida omia suunnitelmia. Itseohjautuva, tiimipelaaja ja hyvä englannin kielitaito. Hakijan työskentelee tiiviisti RTL-suunnittelutiimin kanssa varmistaakseen onnistuneet tapeoutit. Teemme merkityksellistä työtä. Auta meitä ratkaisemaan mitä muut eivät pysty.

Yrityksen tiedot

Yrityksen Cadence avoimet tehtävät JobCrawls-palvelussa
SijaintiAktiiviset ilmoitukset
Etätyö - Globaali24
Kato Scholari, Suomi1
Yrityksen Cadence tehtäväjakauma JobCrawls-palvelussa
TehtävätyyppiAktiiviset ilmoitukset
Ohjelmistosuunnittelija2
Järjestelmäinsinööri2
Application Engineer2
Revenue Accounting Manager1
Ohjelmistokehittäjä1
Scientific Software Developer1
Oikeudellinen harjoittelija1
Tekninen rekrytoija1
Sovellusinsinööri1
Customer Engagement Manager1
Tuoteinsinööri1
Tuoteinsinättäjä1
Senior Principal Design Engineer1
Seniori Järjestelmäinsinööri1
Ohjelmapäällikkö1
Design Engineer1
Ohjelmistosuunnittelija Harjoittelu1
Lead Design Engineer1
Signaalin ja Virtaintegriteetin Insinööri1
Tuoteinsinööri Järjestelmävarmistus1
Emulation Design Engineer1
Senior Principal Software Engineer1
Yrityksen Cadence tehtävätasojen jakauma JobCrawls-palvelussa
TehtävätasoAktiiviset ilmoitukset
Keskitaso24
Senior1

Cadence 25 indeksoitua työpaikkailmoitusta JobCrawlsin Suomen aineistossa ajankohdasta huhtikuu 2024 lähtien. Historiallisessa indeksissä vahvimmat sijaintisignaalit tälle työnantajalle ovat Etätyö - Globaali ja Kato Scholari, Suomi.

Näytetyt tiedot perustuvat tietokantamme aiempiin työpaikkailmoituksiin.

Työn tiedot

Vastuut

  • Suorittaa fyysisen suunnittelun toteutus, mukaan lukien pohjapiirros, virtaverkkojen suunnittelu, paikoitus ja reititys, kellopuun syntetisointi, ajoituksen sulkeminen, fyysinen verifiointi, EM/IR-goditukset, DFM-työ

Vaatimukset

  • Vähintään 6+ vuoden kokemus ASIC-suunnitteluprosessista
  • Syvällinen ymmärrys hierarkkisista fyysisistä suunnittelustrategioista
  • Tietämys matalan virran suunnittelusta, DFT:stä, staattisesta aikavälin analyysistä ja fyysisestä verifioinnista

Taidot ja teknologiat

ASIC-suunnitteluprosessihierarkkinen fyysinen suunnittelumatalan virran suunnitteluDFTstaattinen aikavälin analyysifyysinen verifiointi
1 päivä sittenPartial Schema

Help us improve JobCrawls — sign in to sync saved jobs across devices, or send feedback anytime.