Cadence-logo

Senior Principal Solutions Engineer - Front End - Cadence - Austin, Yhdysvallat

Solutions Engineer

Julkaistu: 24. heinäkuuta 2026
Julkaistu tänään
Viimeksi nähty crawlissa: 23. heinäkuuta 2026 (tänään)
Arvioitu päättymispäivä: 28. elokuuta 2026
Rooli ja johtaminen
Roolitaso:Senior-taso
Esihenkilötaso:Ei henkilöstöjohtamista
Työsuhteen tyyppi
Kokemus
10 vuotta

Tehtävänkuvaus

Cadencessa palkkaamme ja kehitämme johtajia ja innovaattoreita, jotka haluavat vaikuttaa teknologian maailmaan. Cadence Solutions (Pohjois-Amerikka) etsii kokenutta ehdokasta johtamaan Front End Design -projekteja. Tämä on haastava ja palkitseva mahdollisuus erittäin motivoituneelle insinöörille, jolla on intoa innovaatioihin ja todistettu menestys puolijohdealalla. Tämä on johtotehtävä, jossa olet vastuussa seuraavista: Tekninen johtajuus: Ohjaa ja mentoroit RTL-suunnitteluinsinöörien tiimiä edistäen yhteistyökykyistä ja innovatiivista ympäristöä. Suunnittelu ja mikroarkkitehtuuri: Määrittele ja kehitä IP-lohkojen ja alijärjestelmien mikroarkkitehtuurisia ominaisuuksia varmistaen, että ne täyttävät PPA-tavoitteet. RTL-kehitys: Kirjoita, korjaa ja optimoi RTL-koodia Verilogilla, SystemVerilogilla tai VHDL:llä monimutkaisen digitaalisen logiikan luomiseksi. Verifiointi ja hyväksyntä: Valvo pre-silicon-verifiointitoimenpiteitä, mukaan lukien Lint, Clock Domain Crossing (CDC), muodollinen verifiointi (FV) ja muut laatutarkastukset. Yhteistyö: Tee tiivistä yhteistyötä monialaisten tiimien, kuten suunnittelun verifioinnin (DV), fyysisen suunnittelun (PD), arkkitehtuurin ja firmware-insinöörien kanssa, varmistaen onnistuneen toimituksen. Kvalifikaatiot: *Yli 10 vuoden kokemus Front End -suunnittelusta ja/tai verifioinnista sekä BS/MS-tutkinto tekniikasta tai tietojenkäsittelytieteestä *Todistettu kokemus monimutkaisten insinööriprojektien johtamisesta ja hallinnasta *Laaja kokemus IP-kehityksestä ja/tai SoC- ja IP-integraatiosta (CPU, muisti, rajapinnat) *Asiantuntemus RTL-suunnittelussa (Verilog), simulaattoreissa ja debuggereissa *Käytännön kokemus synteesistä, SDC-luonnista sekä PD- ja STA-tiimien tukemisesta. *Kokemus tulosten saavuttamisesta monialaisessa organisaatiossa Toivottavaa: Itsemotivoitunut henkilö, jolla on hyvät viestintä- ja suunnittelun johtamis-taidot Kokemus Cadencen front end -työkaluista

Yrityksen tiedot

Cadence-logo
Teknologia
Yrityksen Cadence avoimet tehtävät JobCrawls-palvelussa
SijaintiAktiiviset ilmoitukset
Etätyö - Globaali130
Kato Scholari, Suomi1
Yrityksen Cadence tehtäväjakauma JobCrawls-palvelussa
TehtävätyyppiAktiiviset ilmoitukset
Ohjelmistosuunnittelija13
Application Engineer10
Tuoteinsinööri8
Sovellusinsinööri6
Järjestelmäinsinööri5
Lead Design Engineer4
Principal Design Engineer3
Harjoittelija2
Customer Engagement Engineer2
Senior Principal Design Engineer2
Ohjelmapäällikkö2
Senior Principal Software Engineer2
Suunnittelija2
Tallennusinsinööri1
Tuoteinsinööri Järjestelmävarmistus1
Principal DFT Engineer1
Hajautettujen järjestelmien insinööri1
Tekninen rekrytoija1
Revenue Accounting Manager1
Tuotanto Toiminta1
AI Forward Deployment Engineer1
HR M&A-johtaja1
Pääohjelmoija1
Scientific Software Developer1
Suunnitteluinsinööri1
Customer Engagement Manager1
Senior ohjelmistosuunnittelija1
Software Security Architect1
Järjestelmäinsinöörin ja integraation johtaja1
Ohjelmistoinsinööri1
Varmistustekniikan insinööri1
Ohjelmistoturvallisuuden johtaja1
Order Administration1
Vanhempi pääsuunnittelija1
Design Engineering Architect1
Digital Implementation Engineer1
CAE/FEA Senior AE1
AI-insinööri1
Varmistusinsinööri1
Datacenter tekninen johtaja1
Ohjelmistoharjoittelija1
Lead Software Engineer1
ASIC-tarkistus1
Myynnin assistentti1
Ohjelmistokehittäjä1
Harjoittelu AI-pohjainen virtauksen validointi1
HR Harjoittelija1
Tuoteinsinättäjä1
Business Systems Analyst1
IT harjoittelu1
Lead Scientific Developer1
Asiakassuunnittelija1
Ratkaisujen insinööri1
Tuoteinsinökä1
Emulation Design Engineer1
Tuotantoinsinööri-arkkitehti1
Signaalin ja Virtaintegriteetin Insinööri1
Tuotepäällikkö1
Digital Implementation Architect1
Oikeudellinen harjoittelija1
Suunnitteluinsinööriharjoittelija1
Account Technical Executive1
Ohjelmistosuunnittelija Harjoittelu1
Tuotteen validointiasiantuntija1
Infrastruktuuriarkkitehti1
Distributed Systems Engineer1
Ohjelmistotestaaja1
Jakamajärjestelmien insinööri1
Tuotteen validointi1
Tiede myynti1
Design Engineer1
Seniori Järjestelmäinsinööri1
AI-turvallisuusarkkitehti1
Global Account Group Director1
Vahvistusinsinööri1
HR Business Partner1
Server Farm Engineer1
Sovellusinsinööri Harjoittelija1
Liiketoiminnan kehitysjohtaja1
Signaali ja Teho-Integriteetti1
Pilvipalveluiden tukirakentaja1
Suunnitteluinsinööriarkkitehti1
Layout Design Engineer1
Yrityksen Cadence tehtävätasojen jakauma JobCrawls-palvelussa
TehtävätasoAktiiviset ilmoitukset
Keskitaso129
Senior-taso1
Senior1

Cadence 131 indeksoitua työpaikkailmoitusta JobCrawlsin Suomen aineistossa ajankohdasta huhtikuu 2024 lähtien. Historiallisessa indeksissä vahvimmat sijaintisignaalit tälle työnantajalle ovat Etätyö - Globaali ja Kato Scholari, Suomi.

Näytetyt tiedot perustuvat tietokantamme aiempiin työpaikkailmoituksiin.

Työn tiedot

Vastuut

  • Ohjaa ja mentoroit RTL-suunnitteluinsinöörien tiimiä
  • Määrittele ja kehitä IP-lohkojen ja alijärjestelmien mikroarkkitehtuurisia ominaisuuksia PPA-tavoitteiden saavuttamiseksi
  • Kirjoita, korjaa ja optimoi RTL-koodia Verilogilla, SystemVerilogilla tai VHDL:llä
  • Valvo pre-silicon-verifiointitoimenpiteitä, mukaan lukien Lint, CDC ja muodollinen verifiointi (FV)
  • Tee yhteistyötä suunnittelun verifioinnin, fyysisen suunnittelun, arkkitehtuurin ja firmware-insinöörien kanssa

Vaatimukset

  • Yli 10 vuoden kokemus Front End -suunnittelusta ja/tai verifioinnista
  • BS/MS-tutkinto tekniikasta tai tietojenkäsittelytieteestä
  • Todistettu kokemus monimutkaisten insinööriprojektien johtamisesta ja hallinnasta
  • Laaja kokemus IP-kehityksestä ja/tai SoC- ja IP-integraatiosta (CPU, muisti, rajapinnat)
  • Asiantuntemus RTL-suunnittelussa (Verilog), simulaattoreissa ja debuggereissa
  • Käytännön kokemus synteesistä ja SDC-luonnista
  • Kokemus PD- ja STA-tiimien tukemisesta
  • Kokemus tulosten saavuttamisesta monialaisessa organisaatiossa

Taidot ja teknologiat

RTL-suunnitteluVerilogSystemVerilogVHDLSynteesiSDCLintClock Domain Crossing (CDC)Muodollinen verifiointi (FV)SoC-integraatio
19 tuntia sittenContent Complete

Help us improve JobCrawls — sign in to sync saved jobs across devices, or send feedback anytime.