Senior Principal Design Engineer

Ansvarsområden inkluderar arbete i Cadence Flagship Emulation och Prototyping produktlinje; design, utveckling, modifiering och produktifiering av protokollprodukter som PCIe, avancerad Ethernet och mer, vilka är avgörande för modern IC-design och verifiering. Rollen innebär RTL-logikdesign, UVM-baserad verifiering, kortdesign/debug och dokumentation. Kandidaten kommer att arbeta med komplexa protokoll- eller systemintegrationsproblem, elektriska eller tidsmässiga slutföringsproblem, RTL-design eller verifieringsmetoder. Krav inkluderar en MSEE eller motsvarande, erfarenhet av logikdesign och felsökning, RTL-design med Verilog, FPGA-design för Xilinx, UVM-verifiering och skriptspråk som Perl, TCL, C-shell. Utmärkta kommunikationsfärdigheter är avgörande.