Senior Principal Design Engineer

Cadencella rekrytoimme ja kehitämme johtajia ja innovaatioita, jotka haluavat vaikuttaa teknologian maailmaan. Vastuualueisiin kuuluu työ Cadence Flagship Emulation ja Prototyping -tuoteperheessä; protokollatuotteiden kuten PCIe, kehittyneen Ethernetin ja muiden suunnittelu, kehittäminen, muokkaaminen ja tuotteistaminen, jotka ovat ratkaisevan tärkeitä nykyaikaisessa IC-suunnittelussa ja varmennuksessa. Rooli sisältää logiikka RTL -suunnittelua, UVM-pohjaista varmennusta, korttisuunnittelua/debuggausta ja dokumentaatiota. Hakijan odotetaan omaavan MSEE-tutkinnon tai vastaavan, kokemusta logiikkasuunnittelusta ja debugauksesta, RTL-suunnittelua Verilogillä, FPGA-suunnittelua Xilinxille, UVM- varmennusta ja skriptikieliä kuten Perl, TCL, C-shell. Erinomainen viestintätaito on välttämätön.